دانلود نرم افزار Active-HDL 10.2|نرم افزار برنامه نویسی و شبیه ساز تراشه های FPGA

برای برنامه نویسی تراشه های FPGA نرم افزارهای مختلفی وجود دارد که کاربران می توانند در آنها با زبان های مختلفی همچون C ، Verilog و VHDL و… برنامه بنویسند. در میان این نرم افزار Active-HDL نرم افزاریست که توانسته است تقریبا تمامی نیاز های کاربران را رفع نموده و از تمامی تراشه های FPGA پشتیبانی کند.

Active-HDL نرم افزاری تحت ویندوز است که از آن برای طراحی، نوشتن و شبیه سازی برنامه های تراشه های FPGA استفاده می شود. Active-HDL شامل یک HDL گرافیکی ( Hardware Description Language یا زبان تشریع سخت افزارى ) پرقدرت و و یک شبیه ساز  RTL/gate-level mixed-language (مترجم ) می باشد که به کاربران این امکان را می دهد تا برنامه های خود را در حین نوشتن شبیه سازی کرده و خطا های احتمالی آن را رفع نمایند.

پشتیبانی از محصولات تولید کننده گان مطرحی همچون شرکت های Altera®, Atmel®, Lattice®, Microsemi™ (Actel), Quicklogic®, Xilinx®، پشتیبانی از زبان های استاندارد تحت IEEE شامل VHDL, Verilog®, SystemVerilog Design, SystemC  و  قابلیت ذخیره پروژه در فرمت های مختلفی همچون PDF، صفحات وب ( HTML)، فلوچارت … ( جهت گزارش دهی ) و… از  ویژگی های بارز این نرم افزار میباشد.

در زیر تصاویری از نرم افزار آورده شده است، برای مشاهده ی تصویر در اندازه واقعی بر روی آنها کلیک کنید.

    

ویژگی های دیگر نرم افزار:

Project Management

• Unified Team-based Design Management maintains uniformity across local or remote teams
• Configurable FPGA/EDA Flow Manager interfaces with 120+ vendors tools allows teams to remain on one platform throughout FPGA development

Graphical/Text Design Entry

• Quickly deploy designs by using Text, Schematic and State Machine
• Distribute or deliver IPs using more secure and reliable Interoperable Encryption standard

Simulation and Debugging

• Powerful common kernel mixed language simulator that supports VHDL, Verilog, SystemVerilog(Design) and SystemC
• Ensure code quality and reliability using graphically interactive debugging and code quality tools
• Perform metrics driven verification to identify unexercised parts of your design using Code Coverage analysis tools
• Improve verification quality  and find more bugs using ABV – Assertion-Based Verification (SVA, PSL, OVA)
• Connect the gap between HDL simulation and high level mathematical modeling environment for DSP blocks using MATLAB®/Simulink® interface

Documentation HTML/PDF

• Abstract design intelligence and represent them in easy to understand graphical form using HDL to schematic converter
• Share designs quickly with auto-generate Design Documentation in HTML and PDF

دانلود کنید :